Corsi di Laurea

[superdory]

salve ragazzi studiando ho fatto questo file con gli esercizi di sintesi risolti (AGGIUNTI ESERCIZI VHDL) ... spero possano essere d'aiuto ai posteri ... ho simulato più e più volte per verificare che non ci fossero errori, ma se ne scovate qualcuno o qualcosa non vi è chiara (gli appunti sono pur sempre cosa personale) non esitate a contattarmi così aggiusto anche per i posteri dei posteri ... buono studio

File allegato

•  esercizi.pdf   763,25K   387 Download

[Avatar]

ciao ti ringrazio molto per questo file ma ho riscontrato un errore "da poco sto facendo questi esercizi di sintesi" quindi controlla comunque nella seconda pagina precisamente nella tabella delle transizioni la prima riga cioè

                                                                               0        1  |     U

                                                     000                     000      011* |     0         *non dovrebbe essere 001? 

grazie mille ancora.

[superdory]

Hai perfettamente ragione. Per fortuna ho visto che nella mappa c'è il valore corretto perciò alla fine i conti tornano. Cmq provvedo subito a modificare il file. In aggiunta ci stanno anche gli esercizi sul vhdl che avevo fatto dopo, quindi cerco di modificare anche il titolo. Grazie per la segnalazione

[Avatar]

Hai perfettamente ragione. Per fortuna ho visto che nella mappa c'è il valore corretto perciò alla fine i conti tornano. Cmq provvedo subito a modificare il file. In aggiunta ci stanno anche gli esercizi sul vhdl che avevo fatto dopo, quindi cerco di modificare anche il titolo. Grazie per la segnalazione

no grazie a te per il tuo altruismo per fortuna che ci sono persone come te!!!!!!!!!!!!!!

[Avatar]

scusami volevo un chiarimento come hai formulato le mappe nel primo esercizio E COSA RAPPRESENTANO $ S_1 $ $ S_2 $ $ S_3 $ e x?

[superdory]

allora i nomi sono del tutto arbitrari in questo caso (può capitare invece che siano esplicitamente stabiliti dalla traccia) ... in questo esercizio ho scelto s1, s2 ed s3 per indicare i bit dello stato (esempio: B = 001, allora s1 = 0, s2 = 0, s3 = 1) e x per indicare l'altro bit che rappresenta l'ingresso. La mappa si costruisce con la codifica di grey, quindi tu in ogni tassello devi andare a mettere il corrispondente della tua tabella. Dopodichè devi fare tante mappe quanti sono i bit dell'elemento contenuto nel tassello, in questo caso sono 3 perchè avevamo sei stati se non ricordo male ... quindi poi le mappe le ho chiamate *s1 (per indicare la mappa derivante da tutti i primi bit), *s2 (bit di secondo posto nella mappa di partenza) e *s3 (bit di terzo posto nella mappa di partenza). Costruire le mappe è solo un gioco di mettere i pezzi al posto giusto perchè hai già tutto nella tabella, solo disposto in maniera diversa per costruzione della mappa che non solo è costruita con codifica di grey (quindi ha prima 11 e poi 10) e poi ha 'obbligatoriamente' 2 bit in verticale e 2 bit in orizzontale (spiegazione molto matematica ). Spero di essere stata chiara se no provo a spiegarmi un po' meglio

[Avatar]

scusami non ho capito come hai formato le tabelle $ *S_1 $ $ *S_2 $ $ *S_3 $

[superdory]

Tutto parte dalla tabella delle transizioni. Per esempio prima riga:
0 1
000 000 001

Questi elementi vanno posizionati nella mappa per poter procedere alla sintesi. La mappa per costruzione è:
00 01 11 00
00
01
11
10

Tu devi inserire gli elementi della tabella in questa mappa. Allora per convenzione assegni un nome ai bit:
ogni stato è formato da 3 bit (A = 000, B = 001, ecc) e quindi s1,s2,s3 (potevano anche essere x, y, z) e l'ingresso da un bit che chiamiamo x. Corrispondenza nella mappa:
s3x
00 01 11 00
s1s2
00
01
11
00

Gli elementi della prima riga della tabella delle transizioni vanno messi in posizione 000 0 (corrispondente a 00 00 nella mappa) e 000 1 (corrispondente a 00 01 nella mappa)
00 01 11 10
00 000 001
01
11
10

e così via per tutti gli elementi. I nomi dei bit sono per convenzione, per etichetta, così nel disegno del circuito puoi stabilire con quest etichetta i vari pezzi. Nn so se riesco a spiegarmi, è un po' macchinoso da spiegare, ma una volta capito è veramente semplice; della serie più facile a farsi che a dirsi ...

[Avatar]

mi spieghi come si fa a formare le tabelle *s1 *s2 *s3 non l'ho capito

[superdory]

*s1 = dalla prima mappa prendi tutti i primi bit
*s2 = dalla prima mappa prendi tutti i bit di secondo posto
*s3 = dalla prima mappa prendi tutti i bit di terzo posto

esempio:

hai 010 nella prima mappa, nella mappa *s1 ci andrà il primo bit 0, nella mappa *s2 il secondo e nella mappa *s3 il terzo. Ogni elemento va diviso nei suoi tre bit e messo nella mappa corrispondente

[Avatar]

ciao scusami forse ho trovato un altro errore a pagina 9 nelle mappe tu hai evidenziato cosi:

ma non dovrebbe essere come ho fatto io?

[Avatar]

ciao scusa sono sempre io ho trovato un errore a pagina 14:


visto che il 10 non e proprio compreso nelle possibilità e se poi il livello e 11 va in C non rimane in A

[superdory]

Caspita quanti errori .... ricordo vagamente che l'avevo risolto con diverse configurazioni ingresso-uscita e quindi evidentemente è rimasto il disegno vecchio. Cmq la tabella di flusso corrisponde alla configurazione scelta, è il disegno che si riferisce ad altra configurazione. Se hai dei valori non presenti nella configurazione cmq li devi inserire, non so se hai provato a testare la macchina a stati finiti con jflap ma ti da errore se non lo fai, perchè se hai 10 per esempio in questo caso cmq la macchina deve fare qualcosa anche se è un valore non valido. In questo caso si sceglie di far rimanere la macchina nel suo stato, magari nella realtà si sceglie di farla andare in uno stato che segnali l'errore.

L'errore della mappa invece non riesco a capire, ma per quello ho bisogno di più tempo per correggerlo (soprattutto per capire perchè è stato fatto e come mai i conti tornano) perchè dovrei rifare il circuito ecc ecc ora sono un po' incasinata con l'esame di calcolatori elettronici, l'importante che è scritto in questo topic, in fondo l'esercizio sicuro si trova alla fine perchè li avevo testati tutti tutti con tante varianti di test. Fine settimana prossima nel bene o nel male avrò un pò di tempo per riguardare l'esercizio . Questi errori invece di scrittura sono refusi da diverse copie degli esercizi che poi sotto esame ho messo insieme per fare il punto della situazione, quindi qualche bit è sfuggito da scelte diverse ... però cavolo

[Fabios89]

Raga posso chiedervi una cosa? ma voi come fate a capire dalla traccia se usare il modello di Mealy o Moore?
Capisco che praticamente l'FSA di Moore produce un'uscita solo prendendo lo stato, quindi anche senza ingresso ma allora non mi spiego lo svolgimento di questi esercizi. Nel primo, quello del sistema antincendio, non dovrebbe essere di Mealy?
grazie per la risposta..

[superdory]

a meno che non sia esplicitato nella traccia puoi scegliere tu la soluzione che preferisci, e nei casi reali dipende tutto dalle specifiche (per esempio se hai la necessità che all'accensione nella macchina venga prodotto già un'uscita).

[Fabios89]

grazieeee

[superdory]

[pocho77]

ciao,
ho svolto gli esercizi postati gentilmente da superdory ma non capisco una cosa:
come mai quando andiamo a disegnare i circuiti se abbiamo un letterale complementato invece di mettere un semplice cerchietto prima dell'and
disegniamo una not ?
è la stessa cosa o è un errore mettere il semplice cerchietto?

[superdory]

Il complemento non è altro che la negazione.

[pocho77]

Il complemento non è altro che la negazione.

SI si questo lo avevo capito il mio dubbio era un altro :
quando andiamo a disegnare il circuito e dobbiamo rappresentare la negazione come facciamo?
fino ad ora ho visto due modi
- un cerchietto prima dell'and
- un triangolino con un cerchietto prima dell'and (not) <-- come nei tuoi esercizi per i quali ancora ti ringrazio
e volevo capire se erano equivalenti o meno!! ho pensato che il solo cerchietto sia un'abbreviazione della not o mi sbaglio?