Corsi di Laurea

[Stabber]

- Potenza CMOS (dimostrazione disegnando gli effetti capacitivi e dire perchè la potenza statica è nulla)
- Transmission Gate
- Core ROM NAND e NOR con differenze

Consiglio: basta non condraddirlo mai e non cadere dalle nuvole xkè si incazza di brutto.

[Elmariachi1987]

....diciamo che il diavolo non è sempre come lo si dipinge...e, a mio avviso, se alla prima domanda si va bene, per la seconda la strada è in discesa:
1)tpd EEMOS...nel compito il procedimento era corretto ma la Z mi veniva 2, invece era 1/2.
2)FF MS D sensibile al fronte di salite (come funziona con D in ingresso, e varie pippe sul clok)
....e per fortuna è andato....

[ocinemod88]

Confermo quanto detto da Elmariachi. Vi spiego la mia situazione: partivo da 18 allo scritto avendo sbagliato il calcolo dell VLT e non ho diviso per due la Z nel CMOS. Allora il prof mi ha fatto le seguenti domande:
- Caratteristica statica del cmos e fcmos con tutti i calcoli dei valori logici alti bassi margini pendenza compreso il VLT sbagliato nel compito.
- Poi mi ha chiesto la Cella di Memoria Statica RAM: a premettere che me l'ero guardicchiata il prof ha voluto che gli scrivessi il circuito da capo e poi farne l'analisi. Comunque era una domanda per alzarmi il voto si è capito infatti alla fine mi ha messo 28, quindi dovrebbe chiederla (e penso anche le altre Ram dinamiche) solo in qst situazioni.

Professore tranquillo se fai vedere che ragioni.

[pimp_one]

Dopo aver provato 4 volte lo scritto, l'ultima è stata la decisiva con 25, all'orale:
-tpd cmos ( errore integrale allo scritto )
-Capacità equivalente
-Fan Out/In
-Mi ha chiesto di disegnare in edmos nor un FF SR Temporizzato e spiegare come funzionava

Alla fine ne sono uscito vittorioso!!!

[Flower]

ciao ragazzi,
io ho sostenuto l'esame di circuiti digitali del 20 aprile. L'orale si è tenuto giovedi 28 aprile.
il professore devo dire la verità parte sempre sempre sempre dalle cose che uno ha sbagliato allo scritto. Bisogna sapere bene come si ricava la caratteristica dell EEMOS EDMOS e del CMOS. poi sempre per queste tre porte uno deve conoscere bene come si ricava la potenza, quindi sia quella statica che quella dinamica. bisogna sapere bene anche come si definisce il tPD, ma vuole sempre che si faccia il grafico perchè dice che è stato definito graficamente.
Ha chiesto poi ad un ragazzo di disegnare il core nor, ovviamente bisogna conoscere il cor nor, core nand, decodificatore di riga per core nor e nand e quelli di colonna. Per ogni cosa di queste che ho elencato di solito chiede i vantaggi e svantaggi delle varie soluzioni.
Ha chiesto ad un mio amico la cella statica RAM e a me ha chiesto il circuito che fa da decodificatore di colonna, e permette di decidere se scrivere o leggere in ram statica.
DEvo dire che la cella statica il mio amico la doveva disegnare, invece a me ha messo davanti il foglio con il circuito. Ho notato che spesso il prof puo sia chiedere di disegnare il circuito e puo anche metterlo davanti. è capitato con le rom pure che di solito si diceva che bisognava disegnarle, invece ad un ragazzo le ha messe davanti.

chiede anche le porte nand e nor in edmos e in cmos e molto spesso anche la trasmission gate.

[francisco87]

Partivo da 25 allo scritto e mi ha chiesto:
Calcolo della potenza nel C-Mos (lo avevo "sbagliato" allo scritto);
Funzionamento di un Flip Flop JK ED-MOS M\S (con dovizia di particolari);
Note personali: il prof apprezza molto la sicurezza e la precisione, inoltre non siate mai "arronzoni" soprattutto nella terminologia perchè il prof si incazza di brutto....

[antgreco89]

A me è stato chiesto:
NOR e NAND in tecnologia EDMOS, con vantaggi e svantaggi
Flip Flop D Sensibile ai fronti di salita con ingressi asincroni (da riconoscere sul disegno che il prof sottopone): spiegazione delle parti che compongono il circuito e prova che con ingresso D=1 e stato iniziale D=0, lo stato commuta sul fronte di salita.

Ai ragazzi interrogati prima di me è stato chiesto:
CMOS: tutto...disegno, regioni di funzionamento, analisi statica (VH, VL, SL, dH e dL) e analisi dinamica, con considerazioni sulle approssimazioni fatte sul calcolo del tpd e sull'accumulo degli effetti capacitivi su CL.
Flip flop JK Master and Slave con ingressi asincroni (da riconoscere sul disegno che il prof sottopone): parti del circuito e prova che gli ingressi asincroni settano e resettano lo stato indipendentemente dal clock.
Core NOR: disegno, selezione di riga, uscite alte o basse e svantaggi.
Core NAND: stesse domande fatte per il Core NOR
Vantaggi e svantaggi nell'utilizzo di Core NOR o NAND: gli svantaggi per la matrice NOR riguardano il livello d'integrazione (si perde spazio per collegare tutti i source dei transistor a massa), mentre gli svantaggi per la matrice NAND sono più numerosi, ovvero l'effetto Body su tutti i Driver tranne l'ultimo, la minore velocità (dovuta al fatto che in corrispondenza di una linea selezionata con livello logico basso si legge un'uscita alta in presenza di transistor: per tale motivo ad essere determinante è il tempo di salita. Ebbene, essendo tr dipendente da 1/Kl, questo tempo risulta molto elevato per la lunghezza del canale dovuta al collegamento in serie dei transistor) e le difficoltà di programmazione (lo 0 si ottiene cortocircuitando Drain e Source, processo più complesso rispetto alla matrice NOR).

Mi sento anche di dire che il prof è uno dei più corretti che io abbia conosciuto, perchè chiede all'esame gli argomenti esattamente come li ha spiegati a lezione, nulla di più e nulla di meno.
Spero di essere stato utile, buono studio a tutti.

[Apples]

Calcolo del Tpd nel Cmos, ovviamente con tutta l' "analisi" a monte sul tpd in generale [ ingressi ed uscite reali, definizione di tphl e tplh e approssimazione a tr e tf considerando l'ingresso a gradino ideale] {Domanda fattami perchè avevo sbagliato appunto nel trascrivere le formule (un segno) seppure avevo fatto i conti in maniera corretta}

Decodificatori di Colonna le due realizzazioni studiate a NOR e ad albero, con il relativo schema circuitale una dimostrazione del funzionamento impostati degli ingressi o decisa una colonna da selezionare e relative considerazioni su svantaggi e vantaggi delle due configurazioni.

Confermo che il prof vuole sentirsi dire le cose per come le ha fatte, infatti l'altra volta ebbi un voto nettamente più basso perchè utilizzavo una terminologia non propria o cmq poco diretta.

[tanux]

- Calcolo della Potenza del CMOS (ovviamente dimostrando tutti i particolari).
- Capacità CL piu domande varie su fan-in e fan-out, perchè la capacità di linea è importante considerarla.
- FF JK MS Temporizzato (riconoscimento del FF, disegno del simbolo che lo rappresenta, chi è il registro master e chi quello slave, perche abbiamo le uscite piu grandi rispetto agli altri mos, perche tali stanno fuori al registro slave,perche il clock è doppiamente negato, ingressi asincroni);
- Simulazione con ingressi asincroni, e con ingressi sincroni.

[ascal1]

A me è stato chiesto:

1)Calcolo potenza statica e dinamica per l'EE-MOS
2)FF D master-slave sensibile ai fronti di salita, mi ha fatto:
disegnare il simbolo logico, riconoscere le varie componenti all'interno del circuito, varie domande sul clock e sulle due porte NOT in uscita ed infine mi ha fatto fare una simulazione con gli ingressi asincroni prima set e poi reset.

[Raf90]

- Potenza statica e dinamica EDMOS;
- 'Dimostrazione' formula della potenza dinamica(che cos'è la $f_(MAX)$) e disegno degli effetti capacitivi sulla porta NOT;
- FFDCMOS(simulazione con ingressi asincroni,perchè si nega due volte il CK e l'uscita);
- FAN-OUT:definizione e cosa influenza;
- cosa si somma nella $C_$ e discussione su di essa.

[nich]

Salve a tutti,allora mi è stato chiesto:
Cmos,tpd della porta,confronto con Fcmos
ram statica in edmos,operazioni di scrittura e lettura

scrivo non tanto per postare le domande che come potete notare sono sempre le stesse,ma solo per sottolineare che il voto dello scritto è puramente indicativo.
Quindi chi allo scritto riceve un voto basso nn si preoccupi,all'orale può arrivare a prendere tranquillamente un ottimo voto se si dimostra di avere un minimo di padronanza degli argomenti.
In bocca al lupo a tutti!

[Edd]

Voglio raccontare nel dettaglio la mia esperienza, perché non mi era mai capitato di fare un esame 4 volte.

Gennaio:
Bocciato allo scritto.
Mi rifiutavo di imparare a memoria le soluzioni degli integrali e li ho svolti, ovviamente il tempo non è bastato.
Il tempo è l'unica cosa difficile dello scritto.
Non è la solita prova scritta a cui siamo abituati dove il procedimento conta più del risultato, è una prova a tempo dove contano la capacità di memorizzare le formule e la velocità nell'uso della calcolatrice.

Febbraio:
Ammesso con riserva.
Prima di consegnare mi sono accorto di aver confuso vtn0 con la vtl0 dell'esercizio precedente.
Ovviamente non avevo il tempo per correggere e credendo di non poter essere ammesso all'orale non ho studiato.
Non aspettate di conoscere i risultati dello scritto per studiare per l'orale! A prescindere da come sia andato lo scritto iniziate subito a farvi l'orale perché i risultati li mette nella maggior parte dei casi il giorno prima dell'orale (data che non sempre comunica il giorno dello scritto, praticamente risultati dello scritto e data dell'orale escono all'improvviso e poco tempo prima dell'orale, più o meno cinque giorni dopo lo scritto).

Marzo/Aprile:
Scritto superato con 24.
Sono andato a botta sicura allo scritto e avevo iniziato a studiare per l'orale già da settimane prima.
All'orale mi ha fatto una sola domanda:
Potenza nell'EEMOS.
La potenza statica la dico perfettamente, anche se il prof. è distratto e mi richiede cose che avevo appena finito di dire. Della potenza dinamica, come immaginavo, ha voluto sapere tutto il discorso dell'energia del condensatore, che avevo imparato! Ma non abbastanza nel dettaglio a quanto pare. Poi mi chiede altre cose sui condensatori (energia, carica e scarica con andamento esponenziale, costante tau) che non ricordavo. Mentre parlavo di come collegare i condensatori e ho scritto il teorema di miller, mi ha chiesto come sono collegati i condensatori fisicamente e di disegnarlo (tra ingresso e masso e tra uscita e massa) ma non sapevo come disegnarlo.
Bocciato!

Maggio:
Scritto superato con 27.
Ho studiato l'orale senza voglia perché avevo già studiato bene (dal mio punto di vista) l'altra volta.
Mi rivedo bene il discorso della potenza e sul condensatore. Infatti la prima cosa che mi chiede è proprio la potenza! Si ricordava di me e si era segnato cosa avevo sbagliato la scorsa volta. Ovviamente sta volta la dico perfettamente.
Poi mi mette davanti un FFD sensibile ai fronti con TG, mi fa riconsocere master e slave e disegnare il simboletto circuitale.
Mi chiede a cosa servono le not del clock e alle uscite. E in particolare a cosa serve avere uno swing logico ampio che si ottiene rigenerando i valori logici (serve perché la corrente del condensatore aumenta all'aumentare della variazione della tensione, ci sono arrivato ragionando).
Poi mi dice di mettere un ingresso sincrono con determinate uscite. Faccio i classici passaggi sul circuito elettronico e stop: 29!

Morale della favola:
Per fare quest'esame bisogna studiare a memoria per lo scritto e fare tanta pratica. Il voto dello scritto è solo una formalità e non è per niente indicativo. Anche se lo scritto è difficile è all'orale che ci si gioca tutto. E non basta studiare bene ma bisogna avere anche fortuna! (studiare bene è condizione necessaria ma non sufficiente).
Non so come facciate ad elogiare la correttezza di questo professore, visto che:
- Al corso era sempre visibilmente annoiato, quasi infastidito dalle domande e ha finito le lezioni senza motivo una settimana prima.
- Non è MAI puntuale, si è sempre presentato mezz'ora/un'ora in ritardo agli esami.
- Non comunica la data dell'orale nelle date d'esame.
- Non pubblica i risultati dello scritto con buon margine d'anticipo.
- Non si assicura di avere un'aula disponibile prima degli orali.
- Al primo orale ha risposto TRE volte a telefono mentre parlavo, al secondo orale 'solo' una volta.
- Difficilmente mette voti bassi. Non conosce mezze misure. Boccia direttamente!

[xxx]

Caratteristica I/O EEMOS
core rom NAND e NOR con differenze.

[nicklion]

calcolo caratteristica di I/O del CMOS,
dimostrazione livelli logici alti e bassi.
calcolo della vlt
disegnare una rom in tecnologia NAND
dimostrazione della selezione di una riga
paragone con una rom in tecnologia NOR
come si programma una rom in NOR e in NAND

[White_Rabbit89]

- Porte NOR e NAND in tecnologia EDMOS, con successiva discussione sui vantaggi dell'una e dell'altra porta, sia a livello statico che a livello dinamico.
- FFD Edge-Triggered Master-Slave sensibile ai fronti; mi ha messo davanti la realizzazione circuitale, mi ha fatto riconoscere il tipo di dispositivo, e mi ha fatto disegnare il simbolo circuitale. Succesivamente mi ha chiesto perchè ci fosse la doppia negazione del clock, e perchè ci fossero le porte not alla fine del circuito, che non facevano parte della logica della porta (per sostenere il FAN-OUT!).

[Marco De Rosa]

Margini di rumore
NAND/NOR EDMOS
FF D MS NOR Cmos

[C.Ronaldo]

Discussione sul tpd, cosa e', perché possiamo approssimarlo a tr e tf e perché possiamo trascurare tf, tutto riguardante EDMOS, ovviamente calcolandolo, e spiegando tutti i particolari sulle approssimazione ecc...
Poi mi ha chiesto tutti gli effetti capacitivi e cosa si somma nella capacità di linea con osservazioni sul fan out
FFD MS con NOR in CMOS solite spiegazioni, doppia negazione del clock e due not finali più dimostrazione del funzionamento resettando l'uscita con ingresso sincrono (D).
Prof tranquillissimo se vede che ragioni e sai le cose. Come già detto il voto dello scritto non conta!

[Giova#5]

Esame sostenuto con il prof Lamberti. Mi ha chiesto:
- porte NOR e NAND in logica EDMOS confrontando anche le prestazioni dinamiche (tempo di salita e discesa in relazione alla NOT);
- mi ha messo davanti un flip flop jk in logica C-MOS.
Il prof non è per niente cattivo, è aperto al ragionamento ma vuole che le cose si dicano in un certo modo!
In bocca al lupo ai prossimi!

[carminesn]

Ho sbagliato la pendenza dell'EEMOS nel compito , le mie domande sono state:
Pensenza EEMOS
Caraterristica EEMOS
FF D in CMOS : riconosci le porte, riconosci il simbolo del dispositivo, a cosa servono le due not in uscita, a cosa serve negare il ck due vole

Ad un mio amico è stato chiesto:
Time propagation delay del CMOS
Caratteristica CMOS
FF JK Master Slave in EDMOS: riconosci le porte, riconosci il simbolo del dispostitivo, a cosa servono le not in uscita, dimostra J=1 K=0

E' stato detto dal professore che la differenza tra un 28 ed un 30 è la sicurezza e la chiarezza che avete nell'esporre gli argomenti.