Corsi di Laurea

[Flop]

Ciao a tutti, dunque, il problema di oggi è: ho provato a fare gli esercizi proposti riguardo le macchine aritmetiche. Quando parla di Fan-in pari a 6, bisogna considerare questo 6 come il ritardo porta? da inserire poi nella formula per il calcolo della prestazione: 2nT per il ripple-carry (il 6 al posto di T?)...

grazie ancora

buona fortuna a tutti

[mrfree]

Io il ritardo delle porte lo calcolo in questo modo:
Dato T il ritardo di una singola porta, ogni livello in piu nel circuito logico ti aggiunge un ritardo T. (Ogni livello comprende le porte che possono produrre un risultato contemporaneamente)
In teoria, disponendo di porte con un fan in illimitato, potresti eseguire qualsiasi operazioni in due soli ritardi, prima tutte le AND e poi tutte le OR. Poichè il fan in delle porte è limitato, devi sfruttare la proprietà dell'associatività dell'addizione e moltiplicazione, e quindi sei costretto ad aggiungere piu livelli di porte. Ed è in questo senso che il fan in ti aumenta il ritardo.
Le formule che usi sono comunque ricavate con questo metodo.
Spero di non aver detto sciocchezze e di essere stato chiaro.

[Pinturicchio]

ma in pratica cosa bisogna fare in questi esercizi(mi riferisco ai primi 2 delle macchine aritmetiche)???disegnare lo schema???


inoltre gli altri 2,moltiplicatore e divisore,lo schema sta sul hennessy-patterson?????

[Blackjack]

ma in pratica cosa bisogna fare in questi esercizi(mi riferisco ai primi 2 delle macchine aritmetiche)???disegnare lo schema???


inoltre gli altri 2,moltiplicatore e divisore,lo schema sta sul hennessy-patterson?????

bisogna scrivere le formule per il calcolo dei riporti tenendo conto del fan-in delle porte, da questa calcolare il ritardo dell'addizionatore, e poi eventualmente disegnare lo schema.

per moltiplicatore e divisore gli schemi stanno sul patterson

[kandle]

Ciao David, molto chiara e molto utile la tua spiegazione, però non mi trovo su una cosa.
Perchè del blocco che fa la somma vera e propria, parli di una XOR a tre ingressi? Dallo schema di pag. 176 dell'Apogeo risulta che ci sono 4 Full Adder che operano in parallelo...uhm... non capisco

[kandle]

Perfetto...sei un grande!
Quindi se ho capito bene la parte del circuito che calcola il riporto è su due livelli (prima le AND e poi le OR), mentre quella che calcola la somma è su di un livello solo (XOR a tre ingressi).
Utilizzando solo la seconda parte del circuito, il ritardo è unitario...giusto?

[Gianni8800]

David for president

[pimp_one]

Posto lo svolgimento dell'esercizio 2 perchè il primo è + lungo ed è praticamente uguale.



Il circuito per la realizzazione di un addizionatore Carry look ahead è riportato a pagina 176 del libro "reti logiche" apogeo;

Il primo blocco è la rete logica che calcola i termini di propagazione e generazione ovvero
$G_i=x_i*y_i$
$P_i=x_i+y_i$

Dato che per ogni funzione basta una porta OR o AND a 2 ingressi tutte queste porte lavoreranno in parallelo , avremo quindi un ritardo 1T;

Passiamo al blocco per il calcolo veloce dei riporti;

Ogni riporto ha funzione

$c_(i+1)=G_i+P_i*c_0$

Ora l'esercizio 2 ci chiede di operare con un addizionatore a 4 bit, quindi necessitiamo di 4 riporti

La logica per il calcolo del riporto 4 è descritta da questa espressione:

$c_4=G_3+P_3*G_2+P_3*P_2*G_1+P_3*P_2*P_1*G_0+P_3*P_2*P_1*P_0*c_0$

Questa è l'espressione che richiede più livelli tra tutte quelle dei riporti,

Dato che abbiamo un fan in massimo di 4, noterai che ci sono 5 termini da mettere in OR e al massimo 5 termini da mettere in AND;
Quindi avremo bisogno di 2 livelli di le porte OR e 2 livelli di porte AND;
Questo blocco quindi introdurrà un ritardo di 4T;

Infine c'è il blocco che opera la somma vera e propria, qui non ci sono problemi perchè serve solo una porta XOR a 3 ingressi ( con il fan in a 4 ci andiamo di lusso ) , questo livello aggiunge un ritardo di 1T.

Tirando le somme il ritardo complessivo è di 6T;

Il sommatore ripple carry invece ha un ritardo approssimabile con 2nT dove n è il numedo di bit, nel nostro caso il ritardo è uguale a 8T.

Il procedimento è uguale nel primo esercizio.
Se c'è qualche errore fatemi sapere.

Ho supposto che l'addizionatore carry look ahead a 4 bit abbia anche una uscita che indichi l'overflow, tale uscita è proprio il riporto c4

Buono studio

il procedimento è giusto ma sul libro c'è scritto che il ritardo del livello che fa la somma vera e propria è di 2T e nn T
infatti il carry look ahead normale ha un ritardo di 5T : T per il calcolo di P e G , 2T per il secondo livello e 2T per i full adder

[kandle]

Quindi il ritardo di questi FA che fanno la somma è di T o di 2T?

[pimp_one]

Quindi il ritardo di questi FA che fanno la somma è di T o di 2T?

rileggendo sul libro mi sono reso conto di un errore che orse hanno fatto loro perchè dove c'è il calcolo delle prestazioni dell'adder viene detto che il ritardo è di 5T e che il livello che fa l'addizione vera e propria introduce un ritardo di 2T e infatti si trova perchè un full adder ha un ritardo di 2T per il fatto che il calcolo del riporto è su 2 livelli ( anche se nel nostro caso non è il full adder a calcolare il riporto ma il livello carry look ahead), poi + giù quando parla del calcolo delle dimensioni dice esplicitamente che il livello che calcola l'addizione vera e proprio ha bisogno solo d n porte XOR a 3 ingressi quindi ritardo di T

Sinceramente sn un po confuso e non è la prima volta che il libro mi confonde sia questo dia il patterson , sul libro di reti logiche poi ci sono una infinità di errori che se non fosse stato per il mio buon senso di ragionarci sulle cose a quest'ora avrei preso di sicuro fischi per fiaschi!

Attendo una risposta e un'opinione dall'utente che ha svolto l'esercizio prima chiedendo a lui cosa ne pensa e perchè ha detto che il ritardo è di 6T e non di 7 , anche se la risposta mi sembra abbastanza ovvia!

[pimp_one]

Parlando di FULL ADDER è logico che il ritardo sia di 2T dato che ci sono 2 livelli di logica;

Per quanto riguarda il carry look ahead adder il livello che fa le somme è composto solo da porte XOR quindi il ritardo è di 1T,

Anche usando dei FULL ADDER nel blocco che calcola la somma , la parte del FULL ADDER interessata è solo quella relativa alla porta XOR, quindi il ritardo è 1T.

In realtà il full adder calcolerebbe comunque l'eventuale riporto, ma essendo tale valore inutile visto che nella nostra architettura i riporti sono calcolati dallo strato carry look ahead,
il ritardo dei due livelli di logica per il calcolo del riporto non viene considerato.

Spero di essere stato chiaro.

Buono studio.

ok grazie per aver tolto il dubbio

[mib85]

Qualcuno può scannerizzare e postare le pagine di reti logiche relative a questo esercizio?

Grazie mille!

[N.8]

Trovi quì quello che ti serve!
Essendo un libro è protetto da password. Ti invio un messaggio privato con quest'ultima!!

N.B.: Sono solo alcune pagine, riguardanti i flip flop e gli adder.

[puma86]

riguardo al primo esercizio, il ritardo dei riporti è di 6T? grazie...