Vai al contenuto

Primario: Sky Slate Blackcurrant Watermelon Strawberry Orange Banana Apple Emerald Chocolate Marble
Secondario: Sky Slate Blackcurrant Watermelon Strawberry Orange Banana Apple Emerald Chocolate Marble
Sfondo: Blank Waves Squares Notes Sharp Wood Rockface Leather Honey Vertical Triangles
Corsi di Laurea










ROX @ Unisa - Forum degli studenti di Ingegneria utilizza i cookie. Se prosegui la navigazione accetti il loro uso.    Accetto l'uso dei cookie
-->
Foto

[Domande d'esame] Intelligenza Energetica


  • Effettua l'accesso per rispondere
Nessuna risposta in questa discussione

#1
Angela Giugliano

Angela Giugliano

    Member

  • Utente
  • StellaStella
  • 17 Messaggi:

Ciao ragazzi, apro questa discussione per raccogliere le domande d'esame di Intelligenza Energetica, affinché possano essere utili ai posteri.  [smilie=approva14.gif]

Inizio io, raccontandovi la mia esperienza.

 

Ho sostenuto l'esame con il prof. Femia il 28/7/17. Il prof. è assai preciso e fa domande molto ragionate. Non chiede dimostrazioni, giusto qualche formula importante. L'orale può durare da mezz'ora a un'ora e consiste nella discussione del progetto con tante domande e considerazioni teoriche e pratiche.

 

Il mio progetto riguardava l'implementazione del controllore digitale di un regolatore boost per il caricamento di una batteria alimentata da un pannello fotovoltaico. I punti di discussione principali sono stati i seguenti:

- scelta del punto di lavoro sulla caratteristica del pannello 

- scelta della frequenza di CPU necessaria al controllore per evitare il ciclo limite; da qui, mi ha portato a fare numerosi ragionamenti per ridurre tale frequenza, giocando sugli altri parametri che possono causare il ciclo limite (guadagno statico del controllore, tensione di riferimento, numero di bit dell'ADC)

- in relazione al punto precedente, abbiamo fatto vari conti per capire come la modifica di quei parametri potesse influenzare il comportamento del sistema (errore relativo sulle tensioni in gioco, risoluzione DPWM)

- diminuzione del tempo di campionamento

- aumento della frequenza di crossover; circa quest'ultima quantità, abbiamo fatto alcuni calcoli per capirne l'impatto sulla legge di controllo digitale e sul duty cycle ammissibile

 

Per quanto riguarda gli altri esami a cui ho assistito, posso dire che si sono svolti all'incirca allo stesso modo: il prof. fa domande molto ragionate sul progetto così da spaziare su numerosi concetti chiave del corso. Principalmente, ha chiesto:

- progetto dell'error amplifier Gva (analisi del guadagno di anello compensato e non compensato, scelta dei margini di fase e di ampiezza)

- funzioni di sensitività (Gvg, Gvo, Gvd, Gvref) e loro significato

- relazione tra campionamento e ritardo

- quali sono i parametri da tenere il considerazione per evitare il ciclo limite e come modificarli per ottimizzare il sistema

- cosa accade se diminuiscono/aumentano le frequenze di CPU, di switching, di sampling e di crossover; relazioni fra di esse

- vari conti per ricavare quantità di interesse (ad esempio: errore relativo su un parametro, duty cycle, ampiezza del ripple, conversioni notevoli tipo frequenza/tempo o analogico/digitale, ecc.) e fare ragionamenti su di esse

 

Devo dire che il corso mi è piaciuto davvero molto, il prof. è brillante ma il progetto e l'esame sono stati troppo impegnativi e per niente standard. Secondo me non sono dimensionati ai loro CFU e spero si possa provvedere a ciò, perché il corso è davvero interessante ed innovativo. 

 

Non mi resta che augurare un forte in bocca al lupo ai prossimi!  ;P


  • A Andrea Di Casola piace questo post






Leggono questa discussione 0 utenti

0 utenti, 0 ospiti, 0 utenti anonimi