Corsi di Laurea

[eferre]

Grazie, cerchero' di capirci qualcosa!

Per qualsiasi difficoltà puoi sempre chiedere qui!

[utente767]

ragazzi, scusate la domanda, ma praticamente io sono stato a ricevimento dal professore e mi ha detto che per gli addizionatori lui vuole tutti i calcoli... allo scorso compito ho svolto l'ese sugli add. nello stesso modo in cui voi avete svolto qui gli esercizi proposti, ma non me li ha contati siccome mi ha parlato appunto di tutti i calcoli, credo si riferisca alla formula che consegue dal lemma (5.3) a pagina 175 del libro Reti Logiche... qualcuno sarebbe tanto gentile da farmi capire come costruire questo benedetto calcolo?




grazie

[eferre]

Ho fatto l'esame a Febbraio e ti posso assicurare che, pur avendo fatto l'esercizio sugli addizionatori così come li abbiamo discussi anche in questo topic, il professore mi ha attribuito il massimo del punteggio... quindi prova a seguire le linee guida presenti in questo argomento e poi se hai ancora difficoltà proviamo a superarle

[Flower]

Ragazzi per quanto riguarda gli addizionatori CLA ho notato che utilizzando delle porte con un fan-in pari a 4 e volendo creare un addizionatore a 4 bit, considerando l'ultimo termine di riporto, è possibile arrivare al risultato con soli tre livelli e non 4.

Diciamo che eseguendo un calcolo considerando solo l'ultimo addendo ne vengono fuori 4 ma se uno sviluppasse l'intero schema di porte logiche noterebbe che con tre livelli è possibile arrivare ad R3=r4.

In pratica l'ultimo addendo sicuramente prevede due livelli di AND mentre gli altri addendi un solo livello di AND. Quindi mentre l'ultimo addendo viene "creato" con la seconda AND, gli altri possono gia entrare in una OR. Infine l'ultimo livello è un OR che mi porta al risultato finale.

FAtemi sapere se avete capito il mio ragionamento e se vi trovate con me.
Grazie in anticipo

[eferre]

Se utilizzi un CLA il minimo che puoi avere è di 5 livelli logici. Per rispondere alla tua domanda nell'altro topic, non è mai possibile stabilire "a priori" (solo guardando i dati) quale sia l'addizionatore più performante, devi necessariamente fare i calcoli e poi puoi affermarlo con certezza. E' chiaro che in alcuni casi è evidente e puoi rispondere subito, generalmente il CLA è sempre il più veloce (supponendo però di disporre di un fan-in non troppo limitato e di dover addizionare almeno 6 bit), il RC, viceversa, è invece generalmente utilizzato per addizionare pochi bit o quando hai un fan-in molto limitato. Guardando allo schema che ti ho indicato (quello costruito con il LogicWorks) puoi convincerti tu stesso di queste affermazioni.

[Flower]

Quando utilizzo un addizionatore con anticipo di riporto a 4 bit e con un fun-in delle porte pari a 4, l'ultimo termine di riporto sarà:

r4 = R3 = G3 + P3G2 + P3P2G1 + P3P2P1G0 + P3P2P1P0r0
ok?
Ora se vediamo l'ultimo termine abbiamo 5 fattori ma noi possiamo utilizzare solo 4 ingressi quindi prima faccio entrare in una AND 4 fattori poi il risultato entra in un'altra AND insieme all'ultimo fattore r0 ----> quindi abbiamo 2 livelli di AND.
Piu 2 di OR perchè abbiamo anche in questo caso 5 addendi = 4 livelli. Tutto questo è quello che ho sempre visto fare.
Ma disegnando il circuito ho notato che possiamo anticipare la OR che riguarda

G3 + P3G2 + P3P2G1 + P3P2P1G0

che viene eseguita con una sola porta visto che sono 4 addendi e a questo punto ottengo in totale 3 livelli.
Se non sono stato chiaro scannerizzo lo schema.


Un'ultima cosa ma Il FA è sempre 2 T con T tempo di ritardo di una porta?

GRazie in anticipo

[Umberto]

Per quanto riguarda il FA si, abbiamo sempre considerato 2 T, perchè comunque una XOR a 3 ingressi risulta difficile da implementare in un solo T di ritardo...

[eferre]

Se non sono stato chiaro scannerizzo lo schema.

Meglio se lo posti, riesco a seguirti meglio, non capisco in cosa consiste questo "anticipo".

[Umberto]

Se ho capito bene, lui ritiene di far eseguire in parallelo le due AND e la prima OR...però questa strada non credo sia percorribile...x conferma potresti chiederlo al prof...

[Flower]

Esatto Umberto. Questa soluzione era stata fatta da una persona che ora ho contattato e mi ha risposto che andò dal prof, che rispose che era una soluzione corretta perchè si risparmiava un livello, da 4 si passava a 3 livelli. Però era meno schematico e meno ordinato. Per il compito scritto disse che andavano bene tutte e due le soluzioni.

Grazie cmq per le risposte.

[BOJACK89]

Credo che quello che sta dicendo Flower sia assolutamente corretto,se non ho capito male! Vediamo di intenderci.
Innanzitutto confermo che nel caso di esercizi in cui si richiede di assemblare CLA, possono essere percorse due strade differenti per il calcolo del ritardo:
1) Calcolo il ritardo di un CLA e moltiplico per il numero di CLA totali.
2) Attuo il metodo di quella che il prof. Marcelli quando andammo a ricevimento ci descrisse come "propagazione diagonale dei riporti".
In pratica si osserva che una volta che il primo CLA ha calcolato il riporto, lo può passare direttamente al secondo,senza che quest ultimo debba aspettare che il primo CLA abbia finito di calcolare anche il bit di somma.Questa considerazione viene poi ripetuta per tutti gli altri CLA.

Facciamo un esempio:Vogliamo realizzare un addizionatore a 16 bit mediante 4 CLA da 4 bit con fan-in delle porte pari a 2:
1) Calcolando il ritardo di ogni singolo CLA (6) e il ritardo per le funz. P e G più il FA -> 9*4 = 36T
2)Metodo 2:
-Calcolo contemporaneamente tutte le P e le G in un livello di logica-> 1T
-Il primo CLA impiega 6T per calcolare il riporto,ora viene la parte più delicata: Questo riporto viene passato al secondo CLA che può a sua volta calcolare il riporto(chiamiamo questo R2) in un tempo pari a 6T. R2 viene passato al terzo CLA che calcola R3 in 6T. Il quarto CLA calcola il bit di carry finale (R4) in altri 6T.
-Infine i FA calcolano contemporaneamente il bit di somma in 2T.

Ricapitolando avremo un ritardo totale pari a : 1T (funzioni P/G) + 6T + 6T + 6T + 6T (calcolo dei riporti) + 2T (bit di somma) = 27T
In questo modo abbiamo ottenuto un ritardo totale di 27T,rispetto a 36T del calcolo normale. Il prof.Marcelli accetta entrambi e mi pare che li valuti entrambi allo stesso modo,quindi usate quello che vi risulta più comodo.Spero di essere stato chiaro, per qualsiasi chiarimento non esitate a chiedere

[eferre]

Ah ok, adesso ho capito! Effettivamente abbiamo incontrato lo stesso dubbio quando abbiamo fatto l'esame a Settembre, come avete detto anche voi entrambe le strade sono lecite e il prof. Marcelli apprezzerà se vengono proposte entrambe le soluzioni.

[F.tulipano]

Ragazzi, confrontiamo un po' questi esercizi, vi posto le mie soluzioni:

1. Per l'addizionatore CLA se le porte sono a 4 ingressi allora la fase di calcolo dei riporti (2^a fase) sarà su 4 livelli, quindi in conclusione il tempo totale dell'intero addizionatore sarà

(1+4+2)t=7t, con t ritardo delle porte.

Per l'addizionatore ripple-carry invece il tempo totale sarà 8*d, con d ritardo di ogni full-adder. Essendo ogni FA su 2 livelli logici possiamo dire che d= 2t, dunque il tempo totale sarà:

8*2*t = 16t, con t ritardo delle porte.

Dunque l'addizionatore CLA è più veloce di 16/7=2,28 volte di quello RC

2. Se le porte logiche sono a 6 ingressi non aumentano i livelli logici per ciascuno dei 2 addizionatori CLA, dunque:

T= (1+2+2)t * 2, con t ritardo delle porte

Per lo stesso ragionamento fatto nell'esercizio precedente il tempo di ritardo dell'addizionatore ripple-carry sarà:

T= 8*2*t= 16t, con t ritardo delle porte

Quindi l'addizionatore composto da 2 CLA da 4 bit è più veloce di 16/10=1,6 volte rispetto all'addizionatore RC

3. Per i ragionamenti fatti anche nel primo esercizio per l'addizionatore CLA (non cambia se il fan-in è 3 o 4):

T= 7t, con t ritardo delle porte

mentre per i ragionamenti fatti nel secondo esercizio (trattandosi dello stesso addizionatore composto da 2 CLA da 4 bit ognugno con porte di fan-in pari a 6):

T=10t, con t ritardo delle porte

Dunque l'addizionatore CLA è più veloce di quello composto di 10/7=1,43 volte.


Fatemi sapere se vi trovate.

Ciao ragazzi, volevo un piccolo chiarimento, ho perso i miei appunti e mi sto ritrovando a studiare dalla prima versione del libro di calcolatori . . . .
Sul carrylookahead il libro fa due livelli di astrazione, dal libro trovo solomente il disegno del carrylookahead con il secondo livello, in sede d'esame bisogna usare il primo o il secondo livello di astrazione?
quando svolgo gli esercizi con il secondo livello, per quant riguard il carrylookahead mi trovo sempre 1t in meno, rispesto alle vostre soluzioni..

[eferre]

Adesso non ricordo bene la differenza tecnica, però ricordo che c'erano queste 2 soluzioni, chiedemmo al prof., il quale disse che se si mettevano entrambe era cosa gradita, ovviamente ne puoi mettere anche una però specificando lo schema dell'addizionatore, così si capisce a cosa fa riferimento il tuo calcolo...

(ora leggo che questa cosa la scrissi a suo tempo giusto 2 messaggi più su.... )

[r00t]

Ragazzi ma negli esercizi in cui pone l'ipotesi di poter disporre di sole porte NAND, bisogna modificare anche l'espressione delle funzioni di generazione e propagazione? O queste rimangono inalterate e quindi con un ritardo pari a 1T? Grazie in anticipo

[IbraAleKadabra]

Ragazzi ma negli esercizi in cui pone l'ipotesi di poter disporre di sole porte NAND, bisogna modificare anche l'espressione delle funzioni di generazione e propagazione? O queste rimangono inalterate e quindi con un ritardo pari a 1T? Grazie in anticipo

Il livello di generazione/propagazione è sempre di un livello logico..

[aRbok]

Aspettate un attimo, il livello di generazione/propagazione è 1T sempre se non si utilizzano NAND E NOR.

Dovete sapere che per eseguire una AND o una OR con sole porte NAND non occorre più un livello ma due e da qui potete risalire alla risposta.

[r00t]

Ragazzi ma negli esercizi in cui pone l'ipotesi di poter disporre di sole porte NAND, bisogna modificare anche l'espressione delle funzioni di generazione e propagazione? O queste rimangono inalterate e quindi con un ritardo pari a 1T? Grazie in anticipo

Il livello di generazione/propagazione è sempre di un livello logico..

Sei sicuro anche in questa tipologia di esercizio? Ti ricordo che un livello di AND o OR equivalgono a 2 livelli di NAND..

[Raf90]

Ragazzi ma negli esercizi in cui pone l'ipotesi di poter disporre di sole porte NAND, bisogna modificare anche l'espressione delle funzioni di generazione e propagazione? O queste rimangono inalterate e quindi con un ritardo pari a 1T? Grazie in anticipo

Il livello di generazione/propagazione è sempre di un livello logico..

Sei sicuro anche in questa tipologia di esercizio? Ti ricordo che un livello di AND o OR equivalgono a 2 livelli di NAND..

..forse cambia anche nelle funzioni di Generazione e Propagazione,come dice r00t...se nella traccia richiede sole porte NAND!Aspetto cmq conferme anche io!

[r00t]

Inoltre vorrei chiedere delucidazioni anche per quanto riguarda la formula per il calcolo del tempo di computazione (ottimizzato) nel caso di fast adder collegati in parallelo.. ovvero se abbiamo un fast adder 8-bit costituito da due fast adder 4-bit e ipotizzando che il tempo di computazione del Pro/Gen + CLA sia 3T sappiamo che dopo 3T dallo start il secondo fast adder sta già lavorando.. ma qual è la formula precisa? In questo thread ne ho vista una ma da quanto ho visto negli esercizi svolti non si trovano i conti..