Vai al contenuto

Primario: Sky Slate Blackcurrant Watermelon Strawberry Orange Banana Apple Emerald Chocolate Marble
Secondario: Sky Slate Blackcurrant Watermelon Strawberry Orange Banana Apple Emerald Chocolate Marble
Sfondo: Blank Waves Squares Notes Sharp Wood Rockface Leather Honey Vertical Triangles
Corsi di Laurea










ROX @ Unisa - Forum degli studenti di Ingegneria utilizza i cookie. Se prosegui la navigazione accetti il loro uso.    Accetto l'uso dei cookie
-->
Foto

Esercizio I/O svolto


  • Effettua l'accesso per rispondere
Questa discussione ha avuto 7 risposta/e

#1
aRbok

aRbok

    Advanced Member

  • Utente
  • StellaStellaStella
  • 1517 Messaggi:
Ecco a voi un esercizio di I/O svolto da me. L'ho fatto apposta per postarlo perchè il mio quaderno era molto confuso per quanto riguarda l'I/O. E' esattamente come si deve svolgere all'esame. Ciao ragazzi.

File allegato


  • A sabatinof piace questo post


Fai ciò che vuoi : sarà tutta la Legge. Amore è la Legge, Amore sotto la Volontà.

#2
Losaitu

Losaitu

    Advanced Member

  • Utente
  • StellaStellaStella
  • 348 Messaggi:
Ciao grazie 1000
Who shot ya?

#3
tanux

tanux

    Advanced Member

  • Utente
  • StellaStellaStella
  • 472 Messaggi:
:notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: :notworthy: fino alla fine dell'universo...e torno indietro.

#4
orres21

orres21

    Advanced Member

  • Utente
  • StellaStellaStella
  • 270 Messaggi:
ben fatto arb@k, ma ti voleo chiedere, l'esercizio sull' I\O si svolge in maniera simile a quello che hai proposto tu oppure solo per questa secifica traccia??? grazie..

#5
ub_88

ub_88

    Advanced Member

  • Utente
  • StellaStellaStella
  • 91 Messaggi:
Arbok, ma il segnale l/s che invii al resitro per dire se deve ricevere o inviare ai dati, come funziona? Nei registri PARALLELO-SERIE i flip-flop D hanno in ingresso il clock e gli ingressi in parallelo. Nel tuo esercizio c'è questo ulteriore ingresso l/s, e non ne capisco il funzionamento Inoltre nell''esercizio non vedo i bit in uscita in serie. :help:

#6
zxzxasas

zxzxasas

    Advanced Member

  • Utente
  • StellaStellaStella
  • 789 Messaggi:
Sono stati usati dei registri Serie/Parallelo...
In pratica arriva l' input in parallelo, però ogni fronte di salita del clock con segnale alto produce in uscita un bit della serie (se ricordo bene...ieri arbok è stato tanto gentile da spiegarmelo...ma ero completamente rincoglionito :D)
Io mi chiedo chi ca**o me lo fa fare...

#7
aRbok

aRbok

    Advanced Member

  • Utente
  • StellaStellaStella
  • 1517 Messaggi:
Il registro utilizzato è un registro parallleo-serie cioè carica in parallelo ( tutto il byte in parallelo) e caccia in outout un bit alla volta.Il funzionamento lo potete trovare nelle sliode allegate al thread dove è postato il mio quaderno. Il clock collegato al registro non è altro che il clock della CPU; a ogni colpo di clock il registro cambia stato. Il registro può cambiare stati in due modi: o caricando i bit in parallelo modificando tutto il registro o shiftando verso destra. L'uscita corrisponde al bit posizionato nella posizione meno significativa del registro. Il segnale l/s è un segnale che serve per indicare al registro se deve acquisire i darti in paralello op se deve shiftare Come segnale di l/s ho utilizzato TRANSFER perchè secondo le specifiche quando transfer diventa alto l'interfaccia deve cominciare la trasmissione seriale...mentre TRansfer è basso il registro non shifta ma carica....Quando l'interfaccia genera ACK il TRANSFER è ancora basso quindi la CPU invia il dato sul DB e l'interfaccia accolgie il byte nel registro. Nel ciclo di clock successivo faccio diventare TRANSFER alto e il registro comincia a shiftare verso destra ed è insensibile ai bit messi in parallelo ai suoi ingressi. Il segnale TRANSFER può essere propagato ulteriormente alla linea telefonica(di cui non è richiesta nessuna implemetazione) come segnale di validità cioè la linea deve leggere la posizione meno significativa del registro( il bit meno significativo) solo mentre transfer è alto. L'uscita del registro è sempre il bit meno significativo ma ciò che vi è memorizzato può non avere senso se TRANSFER è basso .

P.S: L'unico dubbio è che non ricordo(mai saputo!) se l/s deve essere alto o basso per far shiftare il registro e viceversa; il problema però non esiste in quanto nel caso in cui il funzionamento fosse che il registro shifta per l/s basso basterebbe inserire una porta not su l/s.

Spero di essere stato chiaro :D
Fai ciò che vuoi : sarà tutta la Legge. Amore è la Legge, Amore sotto la Volontà.

#8
aRbok

aRbok

    Advanced Member

  • Utente
  • StellaStellaStella
  • 1517 Messaggi:

ben fatto arb@k, ma ti voleo chiedere, l'esercizio sull' I\O si svolge in maniera simile a quello che hai proposto tu oppure solo per questa secifica traccia??? grazie..


dipende ovviamente dalla traccia(imprevedibile)...il metodo cmq è quello...bisogna dire come fare le varie operazioni e quali macchine elementari utilizzare... :D
Fai ciò che vuoi : sarà tutta la Legge. Amore è la Legge, Amore sotto la Volontà.




Leggono questa discussione 0 utenti

0 utenti, 0 ospiti, 0 utenti anonimi