Corsi di Laurea

[DeAndreon]

Ciao a tutti!

 

Studiando la ROM a NOR ho trovato questo negli appunti di Samantha:

------------------------------------------

Sappiamo che in tecnologia EDMOS per avere buone caratteristiche dinamiche KL(la
conducibilità del carico)deve assumere un valore elevato e che, per rendere soddisfacenti le
prestazioni statiche,il rapporto KD/KL (in cui KD è la conducibilità del driver) deve essere
superiore all'unità. ( giusto )

 

Tutto ciò porta ad un livello d'integrazione poco elevato.Il CORE della ROM è
costituito da MOS driver,i quali non possono avere un fattore di forma KD troppo grande altrimenti
la memoria occuperebbe molto spazio nel calcolatore.Il fattore di forma ideale è 1 che ci permette
di realizzare un transistore ,per ogni bit, di dimensione pari ad un solo quadratino. (Ok, assumo questo)

 

Se volessimo
ottenere prestazioni statiche dignitose, KD/KL dovrebbe essere pari a 9 e quindi il fattore di forma
di ogni carico(uno per colonna) dovrebbero essere 1/9. (mi trovo ancora)

 

Per il MOS load,indicando sempre con un
quadratino l'unità di misura,ci vorrebbero ben 9 quadratini. (???? non dovrebbe essere 1/9 di un quadratino cioè 1/9 della dimensione del driver? è qui che non mi trovo :/)

 

(facendo il calcolo KD/KL=9, KD=1 per quanto detto sopra, KL=1/9 e tutto si trova. Perchè 9 quadratini per il KL? :/)

 

Se da un lato è vero che c'è un solo load
per colonna,dall'altro bisogna considerare che le colonne che costituiscono il CORE sono numerose
e quindi dimensionere in questo modo i transistori di carico non conviene.Si deve optare per un
rapporto KD/KL minore dell'unità.(questo è legato quanto detto sopra circa i quadratino :/)

 

 

Il problema che sorgerebbe se creassimo dei load con fattore di
forma 1/9 non è solo la limitazione del numero di colonne del CORE,ma anche un rallentamento
della memoria;ricordiamo in effetti che se KL assume un valore esiguo il tempo di salita aumenta e
quindi anche il time propagation delay. (e qui, con quanto è assunto prima è tutto chiaro)

----------------------------

 

Non riesco a capire, sarà qualcosa che mi sfugge però il fattore di forma è indice della dimensione del transistor. Perchè se 1/9 è 9 quadratini se abbiamo assunto KD=1 è un quadratino?

 

Ultima domandina sempre sul core ROM a NOR circa l'alimentazione di due righe...

 

------

In realtà ,quando si esegue un accesso alla memoria, è proibito
selezionare più di una riga.La motivazione di questo impedimento non è di natura elettrica.Infatti se
accendessimo più di una riga, collegheremmo alcune colonne all'uscita di una NOR(?) con più
transistori paralleli accesi.La situazione appena illustrata non è assolutamente problematica in
quanto rende il livello logico basso più piccolo della tensione residua VR.

--------

 

Non ho capito cosa si intende...

L'accensione di due righe significa mettere ad ON i transistor su quella riga.

Quindi i transistor di una colonna formano una NOR con il trasistor di carico della colonna.

Sappiamo che, ad esempio, due transistor in parallelo raddoppiano la larghezza del canale e quindi il fattore di forma. Quindi il VR si dimezzerebbe.

 

Non dovrebbe essere questa la spiegazione? Dove sbaglio?

 

Grazie a tutti in anticipo!