Modifica Stile

Primario: Sky Slate Blackcurrant Watermelon Strawberry Orange Banana Apple Emerald Chocolate Marble

Secondario: Sky Slate Blackcurrant Watermelon Strawberry Orange Banana Apple Emerald Chocolate Marble

Sfondo: Blank Waves Squares Notes Sharp Wood Rockface Leather Honey Vertical Triangles

Visualizza nuove discussioni

Rilevato Javascript disabilitato

Attualmente hai javascript disabilitato. Diverse funzioni potrebbero non funzionare. Si prega di riattivare javascript per accedere alle funzionalità complete.

Corsi di Laurea

ROX @ Unisa - Forum degli studenti di Ingegneria utilizza i cookie. Se prosegui la navigazione accetti il loro uso. Accetto l'uso dei cookie

-->

Domande su analisi reti logiche

Started By valendjn , apr 22 2013 10:26

Effettua l'accesso per rispondere

Nessuna risposta in questa discussione

#1
valendjn

Inviato 22 aprile 2013 - 10:26

Newbie

Utente
1 Messaggi:

Ciao a tutti

Vorrei farvi delle domande sull'analisi delle rete logiche. Spero possiate illuminarmi.
Quando ho un circuito (ne posto uno in allegato) come posso capire se le varie uscite risultano ritardate di un fronte tra di loro? Inoltre come posso capire quando , prendendo in considerazione gli input, devo considerare i fronti e quando no? Sono un pò in crisi. Help me ! :nono: