Vai al contenuto

Primario: Sky Slate Blackcurrant Watermelon Strawberry Orange Banana Apple Emerald Chocolate Marble
Secondario: Sky Slate Blackcurrant Watermelon Strawberry Orange Banana Apple Emerald Chocolate Marble
Sfondo: Blank Waves Squares Notes Sharp Wood Rockface Leather Honey Vertical Triangles
Corsi di Laurea










ROX @ Unisa - Forum degli studenti di Ingegneria utilizza i cookie. Se prosegui la navigazione accetti il loro uso.    Accetto l'uso dei cookie
-->
Foto

[HELP] Problemino Programma LLAP


  • Effettua l'accesso per rispondere
Questa discussione ha avuto 21 risposta/e

#1
dylzen

dylzen

    Advanced Member

  • Utente
  • StellaStellaStella
  • 185 Messaggi:
eh eh ragazzuoli lo so che è un po' tardi (e inoltre fra poco esco con la tipa prrr ) ma mi mancano appunti e slides su questi argomenti:

. Definizioni dei linguaggi assemblativi
. Modelli architetturali dei calcolatori
. Cenni alle architetture CISC e RISC
. L’architettura del MIPS

C'è qualche anima pia che mi indicherebbe dove reperire informazioni, perchè mi sembra che il prof non abbia mai caricato slides su questi argomenti... E in pratica a 12 ore dall'(eventuale)esame a cui vanno sottratte le molte ore di sonno, io su questi argomenti so esattamente zero... :help:


K6cSUfo.png ldTC0c4.png F3RltDf.png ysAWECd.png HXDuJxQ.png hrrH0NX.png gcQdz0o.png VQDZBzt.png wmDuXSk.png kMi7x2A.png 0khmZP7.png qnzN56a.png

#2
GiX

GiX

    Advanced Member

  • Utente
  • StellaStellaStella
  • 108 Messaggi:
viewtopic.php?f=13&t=1486

N.8 aveva postato qualcosa di simile qui.

#3
stephanya

stephanya

    Advanced Member

  • Utente
  • StellaStellaStella
  • 42 Messaggi:
Ci sono le informazioni dell'architettura di un calcolatore mips in quel file con le slides verdi (slides intitolate Michele Di Santo) in cui dice che è costituito da una cpu con banco di registri 32*32 una ALU e un'unità funzionale inoltre per l'instruction set il formato delle istruzioni R-I-J, per quanto riguarda la differenza cisc e risc devi sapere ovviamente gli acronimi CISC( complex istruction set computer)e RISC (reduce istruction set computer) quindi il set d'istruzioni della macchina cisc è più complesso quindi più vicino ad un linguaggio ad alto livello ma ha poki registri, mentre le macchine risc hanno circa poche decine d'istruzioni ma permettono di di poter comporre cose complicate e le macchine risc sn anche dette macchine load/store, inoltre nn è possibile far girare lo stesso programma su entrambe le macchine perkè hanno architetture diverse.
Questo è quello che so su questa differenza se qualcun altro sa qualcosa in aggiunta è il benvenuto

#4
Mr_fox

Mr_fox

    Newbie

  • Utente
  • StellaStellaStella
  • 680 Messaggi:
Metto un confronto tra i due tipi così come ci fece pergen :

Cisc

approcio fondamentale : la complessità si sposa dal codice all'hardware

Conseguenze per il programmatore : il codice è molto compatto e occore poca memoria per contenerlo. L'hardware ha il compito di eseguire istruzioni molto coplesse

Conseguenza a livello hardware : Pochi registri ; ISA molto articolato

Risc

Approcio fondamentale : La complessità si sposta dall'hardware al software

Conseguenza: Il codice aumenta

Conseguenza a livello hadware : Molti registri; si fa acceso alla memoria solo con lw e sw
ciò che resta è la netta consapevolezza di non poter cambiare la vita... (luigi pirandello)

#5
dylzen

dylzen

    Advanced Member

  • Utente
  • StellaStellaStella
  • 185 Messaggi:
grazie a tutti, come sempre siete stati velocissimi e precisi, mi avete salvato :notworthy:

ora spero solo usciranno presto i risultati... :drunk:
K6cSUfo.png ldTC0c4.png F3RltDf.png ysAWECd.png HXDuJxQ.png hrrH0NX.png gcQdz0o.png VQDZBzt.png wmDuXSk.png kMi7x2A.png 0khmZP7.png qnzN56a.png

#6
GiX

GiX

    Advanced Member

  • Utente
  • StellaStellaStella
  • 108 Messaggi:
Che significava load/store?

#7
Mr_fox

Mr_fox

    Newbie

  • Utente
  • StellaStellaStella
  • 680 Messaggi:
penso che con load/store intenda dire che si possono leggere solo con operazione di lw e sw
ciò che resta è la netta consapevolezza di non poter cambiare la vita... (luigi pirandello)

#8
GiX

GiX

    Advanced Member

  • Utente
  • StellaStellaStella
  • 108 Messaggi:
Perchè giustamente in Cisc ci stanno 20 operazioni che leggono e scopiazzano (solo che poi magari una salva prima in un registro, n'altra fa prima la divisione, n'altra fa il caffè...). Sembra plausibile o_O

#9
Ciroxs

Ciroxs

    Newbie

  • Utente
  • StellaStellaStella
  • 1568 Messaggi:

Che significava load/store?

Ti riferisci al fatto ke la macchina RISC è una makkina load/store???

Se ti riferisci a questo, il motivo è ke le arkitetture RISC permettono accesso alla memoria (cm ha detto Mr Fox) solamente attraverso le funzioni di load e store...

ZKU4w.png


#10
GiX

GiX

    Advanced Member

  • Utente
  • StellaStellaStella
  • 108 Messaggi:
Yes, volevo sapere esattamente quello, grazie ragazzi ^_^

#11
stephanya

stephanya

    Advanced Member

  • Utente
  • StellaStellaStella
  • 42 Messaggi:
sìsì mi riferivo a quello detto da mr fox riguardante l'accesso in memoria delle macchine risc....cmq lo ringrazio perkè nn conoscevo dal punto di vista hw quale fosse la complessità...anche se bastava ragionarci, ma nn mi ero proprio posta il problema

#12
HDM

HDM

    Advanced Member

  • Utente
  • StellaStellaStella
  • 405 Messaggi:
Una macchina di tipo RISC ha un'unità di controllo semplicissima poichè i tipi di istruzioni sono pochi.
Una macchina di tipo CISC ha un'unità di controllo molto più complicata che deve essere in grado di riconoscere tutti i tipi di istruzioni previsti.

In questo senso cambia la complessità dell hardware.
Immagine inviata

#13
zxzxasas

zxzxasas

    Advanced Member

  • Utente
  • StellaStellaStella
  • 789 Messaggi:

Metto un confronto tra i due tipi così come ci fece pergen :

Cisc

approcio fondamentale : la complessità si sposa dal codice all'hardware

Conseguenze per il programmatore : il codice è molto compatto e occore poca memoria per contenerlo. L'hardware ha il compito di eseguire istruzioni molto coplesse

Conseguenza a livello hardware : Pochi registri ; ISA molto articolato

Risc

Approcio fondamentale : La complessità si sposta dall'hardware al software

Conseguenza: Il codice aumenta

Conseguenza a livello hadware : Molti registri; si fa acceso alla memoria solo con lw e sw


Scusami ma non sono affatto daccordo sui pochi registri delle macchine Cisc.
In realtà la differenza dovrebbe essere che le architetture cisc hanno solo rigistri particolari (ovvero destinati a contenere determinate cose) mentre invece le architetture risc hanno (o almeno doverbbero avere) registri generali.

Proprio oggi infatti controllavo un codice assembly sul mio pc x86 e scriveva nel registro 4000 e qualcosa...
Io mi chiedo chi ca**o me lo fa fare...

#14
HDM

HDM

    Advanced Member

  • Utente
  • StellaStellaStella
  • 405 Messaggi:

Metto un confronto tra i due tipi così come ci fece pergen :

Cisc

approcio fondamentale : la complessità si sposa dal codice all'hardware

Conseguenze per il programmatore : il codice è molto compatto e occore poca memoria per contenerlo. L'hardware ha il compito di eseguire istruzioni molto coplesse

Conseguenza a livello hardware : Pochi registri ; ISA molto articolato

Risc

Approcio fondamentale : La complessità si sposta dall'hardware al software

Conseguenza: Il codice aumenta

Conseguenza a livello hadware : Molti registri; si fa acceso alla memoria solo con lw e sw


Scusami ma non sono affatto daccordo sui pochi registri delle macchine Cisc.
In realtà la differenza dovrebbe essere che le architetture cisc hanno solo rigistri particolari (ovvero destinati a contenere determinate cose) mentre invece le architetture risc hanno (o almeno doverbbero avere) registri generali.

Proprio oggi infatti controllavo un codice assembly sul mio pc x86 e scriveva nel registro 4000 e qualcosa...


Credo si riferisse ai registri di uso generale che nelle macchine di tipo Cisc scarseggiano, mentre in quelle di tipo Risc no.
Immagine inviata

#15
zxzxasas

zxzxasas

    Advanced Member

  • Utente
  • StellaStellaStella
  • 789 Messaggi:
Boh probabile...ma non mi ricordo che conte ci disse sta cosa...
Devo trovare il quaderno mo che ci penso...
Io mi chiedo chi ca**o me lo fa fare...

#16
HDM

HDM

    Advanced Member

  • Utente
  • StellaStellaStella
  • 405 Messaggi:

Boh probabile...ma non mi ricordo che conte ci disse sta cosa...
Devo trovare il quaderno mo che ci penso...


Sul libro "Informatica: Arte e Mestiere" c'è un appendice che parla proprio di queste due architetture lì c'è scritto tutto quello che c'è da sapere più o meno :P
Immagine inviata

#17
BluCreativo

BluCreativo

    Advanced Member

  • Utente
  • StellaStellaStella
  • 79 Messaggi:

Metto un confronto tra i due tipi così come ci fece pergen :

Cisc

approcio fondamentale : la complessità si sposa dal codice all'hardware

Conseguenze per il programmatore : il codice è molto compatto e occore poca memoria per contenerlo. L'hardware ha il compito di eseguire istruzioni molto coplesse

Conseguenza a livello hardware : Pochi registri ; ISA molto articolato

Risc

Approcio fondamentale : La complessità si sposta dall'hardware al software

Conseguenza: Il codice aumenta

Conseguenza a livello hadware : Molti registri; si fa acceso alla memoria solo con lw e sw


Scusami ma non sono affatto daccordo sui pochi registri delle macchine Cisc.
In realtà la differenza dovrebbe essere che le architetture cisc hanno solo rigistri particolari (ovvero destinati a contenere determinate cose) mentre invece le architetture risc hanno (o almeno doverbbero avere) registri generali.

Proprio oggi infatti controllavo un codice assembly sul mio pc x86 e scriveva nel registro 4000 e qualcosa...



Non vorrei dir cavolate ma lessi da qualche parte che i processori moderni x86 sono dei finti CISC. In sostanza all'esterno ricevono comandi molto complessi (Es alcune istruzioni SSE lavorano su matrici di numeri float o double) ma all'interno lavorano con istruzioni semplificate, QUASI come i RISC, sfruttando una pipeline molto spinta (per dire un numero siamo attorno ai 16 stadi, se non oltre. Il MIPS ha una pipeline a 5 stadi).

Tengo sottomano un programmino per veder le caratteristiche del processore (CPUZ, è abbastanza famoso) e vedo una cache di primo livello da 32kB per le istruzioni (suppongo che sia sfruttato dal prefetching) e una identica per i dati (ecco i 4000 e oltre registri dove vengono messi). Oltre a queste troviamo la cache di secondo livello che vien usata per contenere i dati di accesso più frequente alla RAM.

Ripeto, spero di non aver detto nulla di sbagliato e chiedo scusa per l'OT
Mai fidarsi di un computer che non è possibile gettare dalla finestra.
Steve Wozniak

BluCeativo.it potrebbe esserti utile....

#18
zxzxasas

zxzxasas

    Advanced Member

  • Utente
  • StellaStellaStella
  • 789 Messaggi:
Il pentium 4 dovrebbe evere una pipeline a 30 passi...mi pare che lo disse Dio Marcelli...questa è la tecnica di base usata per aumentare le frequenze...
Io mi chiedo chi ca**o me lo fa fare...

#19
nghuit

nghuit

    Advanced Member

  • Utente
  • StellaStellaStella
  • 333 Messaggi:
Ho provato a terminare l'esercizio che Conte ci ha assegnato quest'anno. Si tratta di scrivere una cercamin, anche se nella traccia in linguaggio C la chiamata della funzione nel main non è inserita.
Ho scritto comunque tutto in assembly, ma evidentemente ho sbagliato qualcosa. Sono alle prima armi in LLAP :rosso:
Allego perciò il file implorando qualche buon'anima di dargli uno sguardo. Non si faccia impressionare dalla mole, quello che dovrà guardare sono solo la parte del main in cui c'è la chiamata della funzione e la funzione CercaMin stessa. Nulla di più! :laugh:
Aspetto e spero... :beg:

File allegato



#20
nghuit

nghuit

    Advanced Member

  • Utente
  • StellaStellaStella
  • 333 Messaggi:
Andrebbe benissimo anche se qualcuno in gamba, che ci mette poco e niente, mi scrivesse semplicemente la versione corretta della CercaMin. :help:




Leggono questa discussione 0 utenti

0 utenti, 0 ospiti, 0 utenti anonimi