Modifica Stile

Primario: Sky Slate Blackcurrant Watermelon Strawberry Orange Banana Apple Emerald Chocolate Marble

Secondario: Sky Slate Blackcurrant Watermelon Strawberry Orange Banana Apple Emerald Chocolate Marble

Sfondo: Blank Waves Squares Notes Sharp Wood Rockface Leather Honey Vertical Triangles

Visualizza nuove discussioni

Rilevato Javascript disabilitato

Attualmente hai javascript disabilitato. Diverse funzioni potrebbero non funzionare. Si prega di riattivare javascript per accedere alle funzionalità complete.

Corsi di Laurea

ROX @ Unisa - Forum degli studenti di Ingegneria utilizza i cookie. Se prosegui la navigazione accetti il loro uso. Accetto l'uso dei cookie

-->

[REQ] Traccia Esame 24/01/2008

Started By Gordon Freeman , gen 25 2008 11:17

Pagine
1
2

Effettua l'accesso per rispondere

Questa discussione ha avuto 21 risposta/e

#21
francobianco

Inviato 25 febbraio 2008 - 12:13

Member

Utente
14 Messaggi:

è una semplice porta not...
potevo anche usare ancora lo schema precedente ma visto che ho solo 2 moduli se è asserita la linea seleziono un modulo, se no l'altro, ecco tutto....!

#22
N.8

Inviato 25 febbraio 2008 - 12:35

Advanced Member

Utente
262 Messaggi:

Si è proprio questo il motivo, l'ultimo bit dell'address bus viene usato per selezionare l'utilizzo di uno dei due moduli. Se il bit è asserito allora seleziona il modulo al quale è collegato direttamente, mentre invece se nn è asserito seleziona il modulo di memoria cui è complementato!!