Esercizio banchi di memoria

Raga ho qst esercizio sotto mano:
Disegnare lo schema realizzativo di unamemoria di 64 Mbyte avendo a disposizione
8 moduli da 4 Mbit
1 modulo da 4 Mbyte
3 moduli da 8 MByte
1 modulo da 32 MByte

io ho svolto questo esercizio ma ho collegato male gli 8 moduli...
qualcuno posterebbe una soluzione?

I moduli da 4 Mbit io li intenderei come dispositivi che, dato in ingresso un Abus di 22 bit, mettono in uscita un Dbus di 1 bit.
Quindi vanno assemblati in parallelo...
A tutti arriva lo stesso Abus (tutti i 22 bit) e l' uscita complessiva degli 8 componenti danno il byte cercato sul DBus. Per il resto non ci sono modifiche da fare!

Esatto zxzxasas!

Per fare un esempio un blocco di 56 Mbyte è un blocco con 56 mega di locazioni ognuna delle quali è un byte.
In Un blocco di 56 Mbit ognuna delle 56 M di celle è di 1 bit.

I moduli con parallelismo di un bit vanno assemblati in parallelo in maniera tale da realizzare celle di 1 byte.
I blocchi con parallelismo pari al byte vanno assemblati in maniera tale da aumkentare la capacità della memoria, e in genere lo si fa con la tecnica dell'interlacciamento. Ciao.