[1] Allo scorso appello è uscita una MEM VIRTUALE (indirizzamento) ma nessuno mi ha inviato la traccia. Vorrei sapere se esiste e se può circolare anche qui.
[2] L'architettura (SOLO il disegno x intenderci) del moltiplicatore e del divisore SENZA SEGNO cambia per quelli CON SEGNO? Devo piazzarci anche la XOR dei primi bit?
[3] Memorie a blocchi: Se viene esplicitamente chiesto un parallelismo pari a N vuol significare che i blocchi vanno accorpati in parallelo a N alla volta? Se è un parallelismo a 16 bit. Significa che devo unire 16 blocchi in parallelo di cui ognuno me ne restituisce in DBUS 1BIT. Quindi avrei un DBUS pari a 16 BIT (cioè 2byte)?
[4] Chiedo conferma: Se un FLIP FLOP sale/scende nello stesso momento in cui sale/scende anche il CLOCK e si ha un indecisione, va messo " ? " fino a che non si ha uno stato "certo" tipo SET (1) o RESET (0) ?
[5] Macchine sequenziali: esiste un metodo certo per accorpare gli stati trovati (dopo la minimizzazione?) Ovvero conocere a priori quali sono gli stati RI-Minimizzabili (semplificabili per intenderci) senza rifare la matrice e quindi rifare la minimizzazione?
Corsi di Laurea
ROX @ Unisa - Forum degli studenti di Ingegneria utilizza i cookie. Se prosegui la navigazione accetti il loro uso.
Accetto l'uso dei cookie